• <b id="enxgz"><menuitem id="enxgz"></menuitem></b>
    <del id="enxgz"></del><del id="enxgz"><form id="enxgz"></form></del>
      1. <code id="enxgz"><abbr id="enxgz"></abbr></code>

        <th id="enxgz"></th>

        
        
        從PCB制造到組裝一站式服務(wù)

        生成式AI爆火,HDI如何接住算力洪峰

        2025
        12/08
        本篇文章來(lái)自
        捷多邦

        生成式AI的爆發(fā)讓“算力”成為全民熱議的話(huà)題,從AI繪畫(huà)到智能對(duì)話(huà),每一次秒級(jí)響應(yīng)的背后,都離不開(kāi)HDI(高密度互連)電路板的強(qiáng)力支撐。我是捷多邦的老張,深耕PCB十二年,最近明顯感受到生成式AI帶來(lái)的HDI技術(shù)新需求。

         

        生成式AI處理文本、圖像等海量數(shù)據(jù)時(shí),對(duì)芯片間的數(shù)據(jù)交換速度要求陡增。傳統(tǒng)PCB的布線(xiàn)密度早已無(wú)法滿(mǎn)足,HDI板的微盲埋孔技術(shù)成了關(guān)鍵。我們近期接觸的一家AI實(shí)驗(yàn)室,為優(yōu)化大模型訓(xùn)練效率,將傳統(tǒng)PCB換成三階HDI板后,數(shù)據(jù)傳輸延遲降低了40%,模型訓(xùn)練周期從72小時(shí)縮短至48小時(shí)。這種提升背后,是0.15mm微孔讓信號(hào)傳輸路徑大幅縮短,避免了數(shù)據(jù)在長(zhǎng)距離傳輸中的損耗。

         

        很多人好奇生成式AI為何有時(shí)會(huì)“卡頓”,除了算法優(yōu)化,HDI板的阻抗穩(wěn)定性也是重要因素。大模型運(yùn)算時(shí)產(chǎn)生的高頻信號(hào)極易受干擾,我們通過(guò)調(diào)整HDI板的層壓結(jié)構(gòu),將阻抗誤差控制在±5%以?xún)?nèi),確保信號(hào)傳輸?shù)姆€(wěn)定性。前段時(shí)間幫一家做AI內(nèi)容生成的企業(yè)優(yōu)化HDI方案后,他們的生成工具卡頓率從12%降到了2%,用戶(hù)體驗(yàn)顯著提升。

         

        生成式AI的發(fā)展速度遠(yuǎn)超預(yù)期,HDI技術(shù)也在同步迭代。從一階到四階盲埋孔的突破,從普通板材到高頻高速板材的升級(jí),每一步都是為了接住AI帶來(lái)的算力洪峰。如果你也關(guān)注生成式AI的底層技術(shù)支撐,歡迎關(guān)注我,老張會(huì)從PCB視角帶你看懂AI背后的硬件邏輯。

         


        the end