• <b id="enxgz"><menuitem id="enxgz"></menuitem></b>
    <del id="enxgz"></del><del id="enxgz"><form id="enxgz"></form></del>
      1. <code id="enxgz"><abbr id="enxgz"></abbr></code>

        <th id="enxgz"></th>

        
        
        從PCB制造到組裝一站式服務(wù)

        如何減少高速 PCB 串?dāng)_影響

        2017
        12/25
        本篇文章來(lái)自
        捷多邦

        串?dāng)_在高速高密度的PCB設(shè)計(jì)中普遍存在,串?dāng)_對(duì)系統(tǒng)的影響一般都是負(fù)面的。為減少串?dāng)_,最基本的就是讓干擾源網(wǎng)絡(luò)與被干擾網(wǎng)絡(luò)之間的耦合越小越好。在高密度復(fù)雜PCB設(shè)計(jì)中完全避免串?dāng)_是不可能的,但在系統(tǒng)設(shè)計(jì)中設(shè)計(jì)者應(yīng)該在考慮不影響系統(tǒng)其它性能的情況下,選擇適當(dāng)?shù)姆椒▉?lái)力求串?dāng)_的最小化。結(jié)合上面的分析,解決串?dāng)_問(wèn)題主要從以下幾個(gè)方面考慮:

        1)在布線(xiàn)條件允許的條件下,盡可能拉大傳輸線(xiàn)間的距離;或者盡可能地減少相鄰傳輸線(xiàn)間的平行長(zhǎng)度(累積平行長(zhǎng)度),最好是在不同層間走線(xiàn)。

        2)相鄰兩層的信號(hào)層(無(wú)平面層隔離)走線(xiàn)方向因該垂直,盡量避免平行走線(xiàn)以減少層間的串?dāng)_。

        3)在確保信號(hào)時(shí)序的情況下,盡可能選擇轉(zhuǎn)換速度低的器件,使電場(chǎng)與磁場(chǎng)的變化速率變慢,從而降低串?dāng)_。

        4)在設(shè)計(jì)層疊時(shí),在滿(mǎn)足特征阻抗的條件下,應(yīng)使布線(xiàn)層與參考平面(電源或地平面)間的介質(zhì)層盡可能薄,因而加大了傳輸線(xiàn)與參考平面間的耦合度,減少相鄰傳輸線(xiàn)的耦合。

        5)由于表層只有一個(gè)參考平面,表層布線(xiàn)的電場(chǎng)耦合比中間層的要強(qiáng),因而對(duì)串?dāng)_較敏感的信號(hào)線(xiàn)盡量布在內(nèi)層。

        6)通過(guò)端接,使傳輸線(xiàn)的遠(yuǎn)端和近端終端阻抗與傳輸線(xiàn)匹配,可大大減小串?dāng)_的幅度。

        關(guān)于: 捷多邦是一家信譽(yù)良好的PCB線(xiàn)路板廠(chǎng),為央視CCTV老故事《匠心》欄目所報(bào)道。捷多邦提供專(zhuān)業(yè)的線(xiàn)路板打樣、PCB打樣、單雙面板12小時(shí)加急、SMT貼片、PCB layout 設(shè)計(jì)等服務(wù)。捷多邦專(zhuān)注PCBA一站式服務(wù),單雙面板50元,24小時(shí)加急100元,新用戶(hù)注冊(cè)送220元。捷多邦致力于成為全球PCB線(xiàn)路板快捷打樣領(lǐng)導(dǎo)者!

        the end