• <b id="enxgz"><menuitem id="enxgz"></menuitem></b>
    <del id="enxgz"></del><del id="enxgz"><form id="enxgz"></form></del>
      1. <code id="enxgz"><abbr id="enxgz"></abbr></code>

        <th id="enxgz"></th>

        
        
        從PCB制造到組裝一站式服務(wù)

        阻抗控制迷思?新手三步落地指南

        2025
        12/16
        本篇文章來自
        捷多邦

        我是捷多邦的老張,深耕PCB十二年,新手常問:“阻抗控制怎么做才不翻車?”關(guān)鍵在理解需求與工藝的匹配邏輯。

         

        先明確應(yīng)用場(chǎng)景:USB 3.090Ω±15%HDMI差分對(duì)需100Ω±10%。若忽略此要求,高速信號(hào)可能反射失真。實(shí)操分三階段: 

        設(shè)計(jì)階段:用Polar SI9000等工具輸入?yún)?shù)。例如FR-4板上100Ω差分對(duì),若介質(zhì)厚4.3mil、銅厚0.5oz,線寬約9mil、間距5mil。務(wù)必標(biāo)注“此區(qū)域阻抗控制±10%”在Gerber文件中。

        制造階段:與廠商確認(rèn)疊層能力。普通FR-4板阻抗偏差約±15%,若需±8%需指定Rogers板材。要求提供壓合參數(shù)表,驗(yàn)證介質(zhì)厚度一致性。

        驗(yàn)證階段:小批量到貨后,用TDR實(shí)測(cè)關(guān)鍵走線。若偏差超15%,檢查參考層是否連續(xù)——跨分割走線是常見陷阱,需重新鋪地平面。

        特別提醒:新手易犯兩個(gè)錯(cuò)誤。一是忽略殘銅率(內(nèi)層銅皮覆蓋率),低于40%會(huì)導(dǎo)致阻抗漂移;二是用直角走線,應(yīng)改用135°鈍角降低反射。小項(xiàng)目可先用基礎(chǔ)FR-4試產(chǎn),避免為阻抗過度增加成本。

         

        關(guān)注我,一起掌握高速PCB的精準(zhǔn)落地方法。


        the end